素材物性学雑誌 第11巻 第2号 5~11 (1998)

論 文

CMOS スタティックメモリ回路の電流テスト手法

横山洋之,*玉本英夫*

Current Testing for CMOS Static RAMs to Reduce Testing Costs

by

Hiroshi Yokoyama[†] and Hideo Tamamoto[†]

Abstract

In this paper, we discuss a current testing method, which aims to reduce testing costs on CMOS Static RAMs (SRAMs). As the fault models on a memory cell, we assume a hard short between two signal lines, a hard open on signal line, a transistor stuck-on fault, and a transistor stuck-open fault. Proposed test method is based on the simulation results of electrical behavior on the faulty memory cell. In this test method, decoder circuits and bit lines are modified to drive all the memory cells of SRAMs simultaneously. Since the faults are detected by only observing the power supply current, the test sequence becomes simple, and it does not dependent on the size of the memory cell array.

Key Words : Current Testing, CMOS Static RAM, I_{DDQ} Testing, Design for Testability

1. まえがき

CMOS 回路における論理的なテストを補う手法と して I_{DDQ} テストが注目されている⁽¹⁾⁻⁽³⁾。 I_{DDQ} テスト は、CMOS 回路における物理的欠陥の存在と、回路 の定常状態における電源電流(I_{DDQ}: I_{DD} Quiescent Current)の上昇に強い相関があることを利用したテ スト手法である。半導体集積回路における物理的な欠 陥とは、アルミ配線やボリシリコン(Poly-Si)配線 のはみ出しや欠損、異物による配線間や層間のショー ト、不純物拡散の不良などであり、多くの場合これら

平成10年6月29日受付

*秋田大学工学資源学部情報工学科

〒010-8502 秋田市手形学園町

† Department of Computer Science and Engineering, Faculty of Engineering and Resource Science, Akita University, Akita-shi, Akita 010-8502, Japan の欠陥は回路に異常な電流経路を形成する。 I_{DDQ} テス トの利点は、論理的なテストでは検出できない微小な 漏れ電流を伴う故障の検出が可能であることや、被テ スト回路の可観測性が問題にならないためテスト生成 コストが比較的小さいということである⁽⁰⁾⁻⁽⁶⁾。従来、 I_{DDQ} テストはCMOS 組合せ回路に対して主に適用さ れており、メモリ回路に対しては積極的に行われてい ない。その理由として、メモリ回路ではデータの書き 込み時に故障による異常な電流経路が活性化されるた め、ビット線のプリチャージやセンスアンプの電流に 微弱な異常電流が隠されてしまうからである。また、 I_{DDQ} テストは定常状態の電源電流を観測するためテス トパターンを印加する周期が長くなり、大容量メモリ 回路に対してのテスト時間は膨大なものになるからで ある^{(7).(6)}。

そこで筆者らは、メモリ回路において、メモリセル

6

アレイの電源回路を独立させ,テストの際,同時に複 数のメモリセルを操作可能にすれば,多くの故障を同 時に活性化できるため,電源電流の観測によって効率 的に故障を検出できると考えた。

以下では、CMOS スタティック RAM におけるテ ストコスト削減を目的とした電流テスト手法について 述べる。故障は、CMOS メモリセルを構成する配線、 トランジスタに発生すると仮定する。これらの故障の 電源電流に対する影響をシミュレーションから明らか にし、より短いテスト時間で故障を検出するメモリの 電流テスト手法について提案する。故障は活性化され るだけで Ippg から検出できるため、メモリセルアレ イに対するテスト長はメモリの容量によらないものと なる。

2. 故障モデル

故障したメモリセルの動作を解析するため、図1に 示す基本的なCMOSメモリセル構造を仮定する。故 障はメモリセルを構成する配線、およびトランジスタ







Fig. 2 Sequence in analysis for s single cell. (a) Input signal, (b) Memory cell structure.

に生じるものとする。配線の故障は断線,他の配線と の短絡を仮定し,トランジスタの故障として,トラン ジスタが常にオフ状態に縮退する stuck-open 故障, トランジスタが常にオン状態に縮退する stuck-on 故 障を仮定する。故障によるメモリセルの動作を解析す るため,それぞれの故障に対し以下の様な仮定を行 う。

(仮定1)ある2つの信号線の間に短絡故障が生じた

とき,それらの信号線は100Ωの抵抗で短絡する。 (仮定2)ある信号線に断線故障が生じたとき,断線 により二分された信号線間の抵抗は無限大である。

- (仮定3)トランジスタにス stuck-on 故障故障が生 じたとき,トランジスタは常にオン状態を保ち, ソース,ドレイン間の抵抗はオン状態のチャネル 抵抗に等しく,故障による他の抵抗成分は生じな い。
- (仮定4)トランジスタに stuck-open 故障が生じた とき、トランジスタは常にオフ状態を保ち、ソー ス、ドレイン間の抵抗はオフ状態のチャネル抵抗 に等しく、故障による他の抵抗成分は生じない。

仮定1において、短絡した配線間の抵抗を100 Ω と した理由は、標準的な CMOS デザインルールにおけ る配線のシート抵抗値が、アルミ配線では30~100 (m Ω / □) であり、ポリシリコン配線では10~40 (Ω / □) であることから、配線のはみ出しによる短 絡の抵抗値はおよそ100 Ω を下回ると考えられるから である。ここで、Ω / □, は単位面積あたりの抵抗値 を表わす。仮定 2, 仮定 3, および仮定 4 は、故障が 典型的な形で発生した場合について解析することを目 的としている。

MOS 回路における故障解析法として IFA (Inductive Fault Analysis) 法のような解析法が知られて いるが⁽⁹⁾, ここでは簡単のため上記のような状況の故 障を仮定する。

3. 単一メモリセルにおける故障

単一のメモリセルの動作解析は、SPICE を用いて シミュレーションを行った。シミュレーションにおけ る信号線の操作とメモリセルの回路図を図2に示す。 手続きは、メモリセルに対し"0,1,0"の順でデー タを書き込み、データの保持とデータの遷移を確認す るものである。 第11巻 第2号(1998)

3.1 配線の短絡故障と断線故障

表1に配線の短絡故障についての解析結果を示す。 その故障が論理的故障として現われるか,電源電流の 上昇をもたらすかを示している。表1中の s-a-f は, メモリセルにアクセスできない,あるいは回路が安定 状態を取らないためにシミュレーションではデータ値 を確定できないが,実際の回路では各素子のパラメー タのばらつきにより縮退故障になることが予想される 故障を示す。また,表1では,各電源で正常な場合と 比較して100μAを越える異常電流があった場合,そ の電源の記号を示している。図3に VSS とビット線 の短絡が起った場合のシミュレーション結果を例に示

Table 1 Simulation results for line short faults.



Fig. 3 Example result in the line short fault be tween VSS and bit line.

す。短絡した信号線間に異なる電圧が設定されること で異常な電流が流れている。このような異常な電源電 流が発生する状況は、シミュレーションではメモリセ ルに対してデータを書き込む際に多く起り、セル電源、 ビット線に影響を及ぼす傾向があった。

表2に配線の断線故障についての解析結果を示す。 VSS1,VSS2のどちらか一方が断線した場合,メモ リセルの対向するインバータの1つが機能しなくなり メモリセルは縮退故障となるが,故障による電流経路 が形成されないため異常な電流は流れない。ビット線 が断線した場合,セルデータを遷移させることが残る 1本のビット線ではできなくなり,そのメモリセルの 断線していない側のビット線に大きな電流が流れる。 インバータの入出力をつなぐポリシリコンの断線故障 は,故障の発生した物理的位置によって現象の現われ 方が異なる。断線 a, d の場合,断線した配線が入力 となるインバータは,そのトランジスタの特性で決ま

Table 2 Simulation results for line open faults.



Table 3Simulation results for transistor stuck-
on and stuck-open faults.

	stuck-on		stuck-open		VDD Vm
Tr1		Vm Vb1		*2	
Tr2	s-a-0	Vm Vb1 Vb2	s-a-1		•
Tr3		Vm Vb2		*2	
Tr4	s-a-1	Vm Vb1 Vb2	s-a-0		VSS
Tr5	•1		s-a-1	AP5	Logic
Tr6	*1		s-a-0	۷Ът	Electrical
*1 *2	Coupling fault				

8

る状態に縮退する。断線 b, c, または e, f の場合, メ モリセルは3つのトランジスタで論理的には正常に機 能するが, b では pMOS トランジスタがオン状態を 保持し異常な電流が流れ, c で断線した場合, nMOS がオフ状態を保持し異常な電流は流れない。断線 b, c のような故障はインバータの負荷駆動力を低下させ るため, メモリセルのデータ保持能力の低下や, タイ ミング的な故障となった。

3.2 トランジスタの stuck-on 故障と stuck-open 故障

表3にトランジスタの stuck-on, stuck-open 故障 についての解析結果を示す。故障が論理的故障として 現れるか,電源電流の上昇をもたらすかを示している。 Tr1に stuck-on 故障が起こると,故障の発生してい るインバータは Tr1のオン状態におけるチャネル抵 抗を負荷とするインバータになるため論理的には正常 に動作する。Tr2に stuck-on 故障が起こると,Tr1 のオン状態のチャネル抵抗より低い抵抗になるため縮 退故障となる。これらは,Tr1,Tr2のオン状態にお けるチャネル抵抗に差があるため生じ,Tr3,Tr4に ついても同様である。このとき,Tr1がオンの状態で 電流経路が形成されるため異常な電流が流れる。Tr5, またはTr6が短絡すると,1つのメモリセルでは影響 はないが,常にメモリセルがビット線に接続されるた めカップリング故障として現れると考えられる。

Tr1にstuck-open 故障が起ると,残りの3つのト ランジスタでデータが保持され,論理的に正常動作し, 電流経路も形成されない。しかし,図4に示すように, 2つのインバータの駆動力に差が生じることから,メ



Fig. 4 Cell data in a transistor when a stuckopen fault occurs.

モリセルのデータ0の保持能力がデータ1の保持能力 に対し優勢になる。したがって、Tr1の stuck-open 故障が活性化された状態(データ1)から活性化され ない状態(データ0)へのデータ遷移が容易になる。 Tr3についても同様であり、遷移の容易な方向は逆 になる。これらの故障はタイミング的な故障となって 現れると考えられる。次に、Tr2に stuck-open 故障 が起った場合は、故障を活性化するデータ0を書き込 むことはできるが、 電源 VDD から Tr1を通る漏れ 電流が大きく、故障が起っていないインバータをすぐ に反転させるため、1 縮退故障となる。電流経路は形 成されないので異常な電流は流れない。Tr 5, または Tr6にstuck-open 故障が発生すると、一方のビット 線のみメモリセルに接続されるが、セルデータを遷移 するするためには不十分であり、縮退故障として現れ る。そのときメモリセルに接続されたビット線に異常 電流が流れる。

これらのトランジスタの故障が回路動作におよぼす 影響は,nMOS,pMOSトランジスタの特性により, その現れ方が異なるものと考えられ,今後検討する必 要がある。

4. メモリの電流テスト手法

4.1 テスト手法の概要

単一メモリセルにおける故障の解析から次のような 結果が得られた。

- (1) 故障の多くは論理的故障となり、電源電流に対し ても影響を及ぼす。
- (2) 書き込み動作時において電源電流へ故障の影響が 出る場合が多い。
- (3) 故障が発生していても論理的に正常に動作する場合があり、セルデータの保持能力に影響がでる。
- (4) 断線のような開放性の故障は電源電流に影響が出 にくい。

以上を考慮したテスト手法について述べる。

本手法ではメモリのデコーダ回路に変更を加え,す べてのメモリセルを同時にアクセス可能にすることに よって、メモリセルアレイを1つのメモリセルとして 取り扱う。これは、(1)に示したように、通常の論理的 故障のほとんどは電源電流の観測で検出できることか ら、テスト手続きを大幅に削減することができるから である。しかし、(2)のように、故障の多くはメモリの 第11巻 第2号(1998)

書き込み動作時に異常な電源電流を流すため、センス アンプやビット線のプリチャージ電流と区別が困難に なることが考えられる。そこで、本手法ではメモリセ ルアレイの電源を独立させ、外部からビット線の電圧 を直接操作することによりこの問題を回避する。そし て、(3)に示したような故障もビット線をアナログ的に 操作することで検出する。そこでは、2つのビット線 の電位を等レベル程度にし(以下、イコライズ)、デー タ保持能力の低下したメモリセルのデータを反転させ、 正常なメモリセルとの間に電流経路を形成させること によって故障検出を行う。また、(4)から、断線故障は、 それによる異常な電流経路を形成する場合が少くない ことから、電流テストでは検出困難であり、これらは 通常の論理的テストによるメモリ周辺回路のテストと ともに検出する。

4.2 メモリの電流テスト手法

図5に本手法のシミュレーションで用いたメモリ回 路の構成を示す。メモリは4×4bit構成で、複数の メモリセルを一度にアクセスするためデコーダ回路を 変更し、また、ビット線を外部から直接アナログ的に 操作可能な構成としている。メモリセルアレイの電源 配線と、デコーダ等の周辺回路の電源配線は独立して いるものとする。



Fig. 5 CMOS SRAM structure for the simulation of proposed current testing.



Fig. 6 Timing chart of proposed testing.

図6にテスト手続きのタイムチャートを示す。テス トは基本的に全メモリセルに0を書きこんで1を書く という単純な操作であり、この操作に必要な手続きの 長さはメモリ容量によらない。まず、すべてのメモリ セルに対しデータを書き込むため、メモリセルアレイ の電源電圧 Vm を徐々にあげながら、同時にビット 線の電圧 Vb も印加していく。これは、少ない電流で メモリセルのデータを設定するためであり、CMOS の動作電源電圧の範囲が広いため可能である。メモリ セルにデータが設定されれば、そこで縮退故障の検出 ができる。次に、データの遷移に影響がでるような故 障の検出を行うため、ビット線にイコライズの操作を する。その際、大きな電流がメモリセルに流れるため 電源電圧を下げる。この操作によりデータ保持能力の 低下したメモリセルのデータは反転し,正常なメモリ セルとの間で電流経路を形成する。

以下に続く操作は、上記の操作のメモリセルに書き 込む値を逆にしたものである。

4.3 シミュレーション

動作解析のため SPICE 3 を用いてシミュレーショ ンを行った。本テスト手法を適用した場合のシミュレー ション例を図7に示す。図7(a)は正常回路におけ るメモリセルの出力電圧と、そのときのメモリセルの 電源電流を示している。図7(b)はビット線間に短 絡故障が起っている場合のメモリセルの電源電流を示 しており、異常な電源電流が生じている。図8はメモ リセルの pMOS トランジスタに stuck-open 故障が起っ た場合を示している。図8(a)から、メモリセルに1 を書き込んだ後のイコライズによりメモリセル内のデー タが反転しており、図8(b)はそのときのメモリセ ルの電源電流を示している。図8(b)において、デー タが反転しているセルに異常電流が流れている。

他の故障についても、前述の単一メモリセルにおけ



Fig. 7 Waveforms of SPICE 3 outputs. (a) Faultfree case, (b) Line short fault on bit lines.



Fig. 8 Waveforms of SPICE 3 outputs. (a) Cell data, (b) Current of memory cell array.

る故障解析で異常な電流を伴うものは検出できること を確認している。

5. 周辺回路のテスト

本テスト手法では、特別な経路でメモリセルを操作

しているため、デコーダ、センスアンプ、I/Oバッファ、 コントローラ等の周辺回路はテストされない。周辺回 路は従来の論理的なテストによって行い、テストは行、 列デコーダのテストのためにセルアレイの1行、1列 に対して行うだけでよい。この際、デコーダから最も 遠い行、列のメモリセルアレイをテストすることによ り、メモリセルアレイのテストで検出しにくいワード 線の断線による故障を検出することができる。また、 同時に電源電流を観測すれば周辺回路の論理的な動作 に影響しない故障を検出することができる。

6. むすび

テストコスト削減を目的としたメモリの電流テスト 手法を示した。メモリセルに起る多くの故障が電源電 流から検出可能であり、メモリセル全体を同時に操作 することでメモリサイズによらない、非常に短いテス ト手続きでテストできることをシミュレーションから 示した。しかし、実際の回路では配線電流密度の制限 などから一度に操作できるメモリセルの数は限られる。 その場合、メモリセルアレイを幾つかのブロックに分 割してテストするなどの手法が必要になると考えられ る。これらは、メモリセルの構造や設計法に依存する ため、今後、検討が必要であると考えられる。

文 献

- J. M. Soden, R. R. Fritzeneier and C. F. Hawkins, "Zero Defects or Zero Stuck-At Faults-CMOS IC Process Improvement with Iddq", Proc. of ITC-90, pp.255-256 (1990).
- (2) T. Henry and T. Soo, "Burn-in Elimination of a High Volume Microprocessor", Proc. of ITC-96, pp.242-249 (1996).
- (3) A. Righter, J. Soden and R. Beegle, "High Resolution IDDQ Characterrization and Testing. Practical Issues", Proc. of ITC-96, pp. 259-268 (1996).
- (4) P. Nigh and W. Maly, "Test Generation for Current Testing", IEEE Design & Test of Computers, Vol.7, No.2, pp.26-38 (Feb.1990).
- (5) R. Fritzemeier, J. Soden, R. Treece and C. Hawkins, "Increased CMOS IC Stuck-At Fault Coverage with Reduced Iddq Test Sets", Proc.

Akita University

of ITC-90, pp.427-435 (1990).

- (6) J. van Sas, U. Swerts and M. Darquennes, "Towards and Effective IDDQ Test Voctor Selection and Application Methodlogy", Proc. of ITC-96, pp.491-500 (1996).
- (7) J. A. Segura, V. H. Champac, R. Rodriguez, A. Rubio and J. Figueras, "On Current Testing of Gate Oxide Short Failure in Static Memory Cell", Proc. of European Conf. on

Solid State Circuits, pp.143-148(1990).

- (8) R. Meershoek, B. Verhest, R. McInerney and L. Thijissen, "Functional and IDDQ Testing on a Static RAM", Proc. of ITC90, pp.929-937 (1990).
- (9) J. P. Shen, W. Maly and F. J. Ferguson, "Inductive Fault Analysis of MOS Integrated Circuits", IEEE Design & Test of Computers, Vol.2, No.6, pp.13-26 (Dec.1985).